top of page
ASIC
DESIGN
LOCATION
송파구, 서울
EMPLOYMENY TYPE
정규직
담당업무
-
차량용 이더넷 / SerDes Verilog RTL 설계
-
RTL FPGA 테스트
-
ASIC 설계 및 합성
우대사항
-
칩 T/O 유경험자
-
합성 유경험자
지원자격
-학력
컴퓨터/전기/전자관련 학과 학사이상
-경력 2년 이상
지원방법
-이메일 제출 : nhkim@vsitech.co.kr
-지원 시 지원분야 [Job Title] 기재
-이력서 양식 자유
*포트폴리오 및 경력기술서 제출 선호
(필수 제출 서류 아님)
-채용시 마감
-문의: VSI 인사팀 02-3400-0139
(담당자: nhkim@vsitech.co.kr)
근무조건
-정규직( 3개월 수습기간)
-급여: 내부기준에 의해 결정
bottom of page